tic功能的fpga位流仍然存在问题，降频和移植asic代码的时钟结构有改善，但仍然存在部分ip寄存器访问异常的情况。这个问题仍在解决过程中。
接下来，我要学习cadence电路图设计，以及ai相关知识的学习。